本文对HSS－100CT数字卫星接收机的各部分电路进行了分析，并对有关电路产生故障进行了分析处理。 关键词：数字卫星接收机 IRD 信道解码 MPEG－２ QPSK １ 各部分电路分析 HSS－100CT IRD内部电路由4块电路板组成，分为信道解码板，主板，电源板，控制显示板。 １．１ 信道解码板电路原理：见图1 HSS－100CT目前使用的信道解码板是T3011MP型，又叫MIN板(网络接口板)。是现代公司自己生产的。除几个滤波电容外，电路元件全集中在金属小屏蔽盒内，结构性较好，接收门限电平低。来自高频头的L波段(950～２１５０ＭＨｚ)信号经滤波器、高频放大器、调谐变频器变频后，选出所需要的信号频率，并生成480MHz的中频信号，过声表面滤波器，选出带宽为36MHz的中频信号。同步检波解调器由SL1710芯片完成，其内部设有锁相环和振荡器电路，可产生480MHz的标准时钟信号，并输出相位为0°和90°的时钟脉冲，它与节目信号相乘，分别解调出I信号(内相位信号)，和Q信号(正交信号)。由集成块芯片第1脚和16脚输出。集成块SP5655芯片是I２C总线控制电路，CPU MC68340通过I２C总线系统，完成频率调谐，选择放大及变频功能，选择出所需要的节目信号。SP5655芯片内还设有4bit I/O端口，以完成其他功能的选择和控制操作。I２C总线接收CPU送来的初始化信号，完成芯片初始化和控制工作。时钟和合成电路在I２C总线的控制下，根据维特比不同，控制频率合成的分频系数，产生不同的时钟频率，供Ａ／Ｄ模数变换等电路作时钟信号。 集成块芯片STV0190完成双A/D模数变换器功能，I/Q信号经采样数字化(其采样频率由外振荡器产生经分频得到)变换后生成并行6位传送信号，从STV0190芯片的第21脚～２８脚，直接输入集成块ODM8511芯片的5～１０脚输入端。 Ｉ／Ｑ信号送到ODM8211中进行解码，ODM8511是一片高集成度CMOS芯片，内含匹配滤波器、QPSK解调、维特比解调器、里德-所罗门解调器。符合DVB标准，支持连续可变符号率1～４５Ｍｂｐｓ，内置数字升余弦滚降系数滤波器，AFT电路，无须内部基准，含宽带和窄带AGC控制，I２C接口，输出数据处理速率高达5Mbit/s，内部纠错存储器，对不同信号置标志位。 ODM8511芯片中QPSK解调器包括多相路滤波器、数字振荡器、复合乘法器、相应累加器、鉴相器、环路滤波器等，复合乘法器接收I／Ｏ信号中的基带信号，与数字振荡器输出信号相乘，解基带信号。多相路滤波器对于基带采样信号进行升余弦平方根滤波，维特比解调器接收QPSK解调器输出，卷织去交织器解出不同比率的卷积编码、进行前向纠错。里德-所罗门解调器通过检测同步极性，校正维特比解码器提供的数据极性，减少卷积去交织引起的错误。 最后ODM8511芯片输出8位并行数据，其中71～７４脚输出数据的高4位，77～８０脚输入数据的低4位。供主板信源解码电路。 １．２ 板上信号处理流程：系统去复用集成电路CL9110将QPSK解码板送来的并行传输流分离为MPEG－2视频、音频和数据流MPEG－2视频信号送IC CL9100进行视频译码并提供给视频数模转换和NTSC／ＰＡＬ编码器IC SAA7182处理，形成PAL制复合视频全电视信号和S－VHS端子信号输出。MPEG-2音频信号经音频译码器转换后输出三路模拟音频信号。(见图2) (1)系统去复用集成电路：CL9110将并行压缩传输流中PID(包识别)和传送码流PES(打包基本码流)中SID与芯片内PID／ＳＩＤ寄存器进行比较，把相应的PID、PES包写入相应的缓冲区。即复用器分解数据流，将视频、音频、用户数据存在本机存储器DRAM中相应的缓冲区，而解压缩后的视频、音频、用户数据也存在本机存储器DRAM中，然后分别送各自的解码器。CL9110芯片内定时器产生MPEG-2系统27MHz时钟，将视频、音频锁定于编码时数据定时信息上，保证系统、视频、音频同步。 代HSS－100CT数字卫星接收机原理与维修 |
